Alphawave Semi heeft de eerste 3 nm succesvolle silicium bring-up van Universal Chiplet Interconnect Express (UCIe?) Die-to-Die (D2D) IP met TSMC's Chip-on-Wafer-on-Substrate (CoWoS) geavanceerde verpakkingstechnologie gelanceerd. Het volledige PHY- en Controller-subsysteem werd ontwikkeld in samenwerking met TSMC en is gericht op toepassingen zoals hyperscaler, high-performance computing (HPC) en kunstmatige intelligentie (AI). Met behulp van de CoWoS 2.5D silicium-interposer-gebaseerde verpakking van de gieterij biedt het volledig geïntegreerde en zeer configureerbare subsysteem een bandbreedtedichtheid van 8 Tbps/mm en vermindert het de I/O-complexiteit, het stroomverbruik en de latentie.

Met ondersteuning voor meerdere protocollen, waaronder streaming, PCIe®, CXL?, AXI-4, AXI-S, CXS en CHI, maakt de IP interoperabiliteit mogelijk binnen het chiplet-ecosysteem. Het integreert ook live gezondheidsbewaking per baan voor verbeterde robuustheid en maakt werking met 24 Gbps mogelijk voor de hoge bandbreedte die nodig is voor D2D-connectiviteit. Gupta verklaarde ook dat de IP "een nieuwe maatstaf is voor krachtige connectiviteitsoplossingen.

Alphawave Semi's UCIe subsysteem IP voldoet aan de nieuwste UCIe specificatie Rev 1.1 en bevat uitgebreide testmogelijkheden en de-bug functies zoals JTAG, BIST, DFT en Known Good Die (KGD).