Applied Materials, Inc. heeft een nieuw systeem geïntroduceerd waarmee de afzetting van transistorbedrading opnieuw wordt ontworpen om de elektrische weerstand aanzienlijk te verminderen, die een kritisch knelpunt is geworden voor verdere verbeteringen in de prestaties en het vermogen van chips. Chipfabrikanten gebruiken de vooruitgang in de lithografie om chips te verkleinen tot het 3nm-knooppunt en verder. Helaas neemt de elektrische weerstand exponentieel toe naarmate de draden dunner worden, waardoor de chip minder goed presteert en meer stroom verbruikt.

Als er niets aan gedaan wordt, kan de weerstand van de bedrading de voordelen van meer geavanceerde transistors volledig teniet doen. Chipbedrading wordt aangebracht in sleuven en vias die in een diëlektrisch materiaal geëtst zijn. Bij de conventionele aanpak wordt de bedrading aangebracht met behulp van een metalen stapel die gewoonlijk bestaat uit een barrièrelaag om te voorkomen dat het metaal zich met het diëlektricum vermengt; een voeringlaag om de hechting te bevorderen; een zaadlaag om het vullen met metaal te vergemakkelijken; en een geleidend metaal zoals wolfraam of kobalt voor de transistorcontacten en koper voor de verbindingsdraden.

De barrières en voeringen zijn niet goed schaalbaar, dus als de sleuven en vias krimpen, wordt het deel van de ruimte dat beschikbaar is voor geleidende metalen kleiner; en hoe kleiner de bedrading, hoe hoger de elektrische weerstand. Het Ioniq PVD systeem is een Integrated Materials Solution™ (IMS™) die de oppervlaktevoorbereiding omvat samen met PVD en CVD processen in één enkel, hoogvacuüm systeem. Ioniq PVD stelt chipmakers in staat de hoog-weerstand voering- en barrièrelagen, die gewoonlijk van titaniumnitride gemaakt zijn, te vervangen door een zuivere, laag-weerstand PVD wolfraamfilm, die dan gecombineerd wordt met CVD wolfraam om een zuiver wolfraammetaalcontact te creëren.

De oplossing lost de weerstandsproblemen op en maakt 2D-schaling mogelijk tot het 3nm-knooppunt en verder.