Synopsys, Inc. heeft aangekondigd dat TSMC de digitale en aangepaste ontwerpstromen van Synopsys heeft gecertificeerd voor zijn toonaangevende N3E- en N4P-procestechnologieën. Bovendien zijn de toonaangevende Foundation IP en Interface IP van Synopsys nu beschikbaar op de TSMC N3E- en N4P-processen om de SoC-ontwikkeling te versnellen en het ontwerprisico te minimaliseren. De digitale en custom design flows en IP, die door toonaangevende klanten worden toegepast, zijn gebaseerd op de nieuwste versies van TSMC's design rule manual (DRM) en process design kits (PDK's).

De geïntegreerde Synopsys Custom Design Family bevat nieuwe innovaties op het gebied van synthese, place-and-route, fysieke verificatie en timing signoff, wat de best mogelijke PPA-resultaten en snellere ontwerpafsluiting mogelijk maakt. Aan de custom kant, Synopsys Custom Compiler™ ontwerp en layout product, onderdeel van de Synopsys Custom Design Family en succesvol gevalideerd door het Synopsys IP team, bevat verbeteringen die de productiviteit versterken voor ontwerpers die gebruik maken van TSMC's N3E proces. Bovendien levert de Synopsys PrimeSim™ circuit simulatie technologie de vereiste nauwkeurigheid voor geavanceerde-node ontwerpen, en biedt signoff dekking voor circuit simulatie en betrouwbaarheidseisen.

Synopsys Digital en Custom Design Flows Gecertificeerd voor TSMC N3E en N4P Processen en Brede Synopsys IP Portfolio Nu beschikbaar.