Andes Technology Corporation kondigde aan dat een bijgewerkte versie van de krachtige Andes Custom Extension (ACE) technologie nu de AndesCore 45-serie processoren u de single-core N45/D45/NX45/A45/AX45 en de multi-core A45MP/AX45MP ondersteunt. Bovendien zullen de geavanceerde ACE-functies ACE-RVV en Andes Streaming Port werken met de AndesCore AX45MPV, de nieuwste telg uit de 45-serie processoren met maximaal 1024-bit Vector Processing Unit (VPU). Met een in-order, 8-traps, dual-issue superscalar pipeline, bieden de AndesCore 45-serie processoren sterke verwerkingsprestaties voor bedrijven om krachtige oplossingen te ontwikkelen voor een breed scala aan toepassingen in 5G, automotive, AIoT enz.

Net als de AndesCoreo 25- en 27-serie processoren, werken de 45-serie processoren nu met de Andes Custom Extensiono (ACE) om domeinspecifieke architectuurontwerpen te realiseren met ondersteuning voor aangepaste instructies. Via het ACE-framework kunnen SoC-ontwerpers aangepaste instructies en de bijbehorende aangepaste logica ontwerpen om de AndesCoreo-processoren uit te breiden. De Andes COPILOT is een reeks krachtige hulpmiddelen om alle noodzakelijke componenten te genereren, waaronder intrinsieke functies, de RTL-module van de processor en ondersteuning voor simulator, debugger en compilatietools om de aangepaste instructies te ondersteunen.

De ontwerpers schrijven een ACE-script om de instructiesemantiek te beschrijven en beknopte Verilog RTL-code om de aangepaste logica te beschrijven. Deze worden vervolgens ingevoerd in de COPILOT om alle uitgangen te genereren. De nieuwe versie COPILOT v6 biedt ontwerpers toegang tot verbeterde functies van ACE, zoals ACE pipelining, achtergrondverwerking en groeperingsfuncties.

In de pipelined ACE engine worden veel ACE-instructies in verschillende fasen tegelijk verwerkt. Eén instructie kan elke cyclus voltooien wanneer er geen afhankelijkheid is van bronnen en gegevens. Op deze manier biedt ACE pipelining een aanzienlijke prestatieverhoging.

Het uitvoeren van ACE-instructies op de achtergrond ontkoppelt de uitvoering ervan van de processorpijplijn. Hierdoor kan de processorpijplijn doorgaan met het uitvoeren van jongere instructies, waaronder ACE-instructies, zonder te wachten op de voltooiing van oudere ACE-instructies. Hierdoor worden de algemene prestaties verbeterd, vooral wanneer er ACE-instructies met een lange vertraging zijn.

Met de groeperingsfuncties kunnen één of meerdere instructies worden gespecificeerd als instructiegroep, synchronisatiegroep of statusgroep. ACE-instructies in verschillende instructiegroepen kunnen gelijktijdig worden uitgevoerd om de totale ACE-uitvoering te verbeteren. Om de ontwerpflexibiliteit van aangepaste instructies verder te vergroten, heeft de nieuwste COPILOT speciale ondersteuning voor SoC met geïntegreerde FPGA, waarbij een of meer kernen uit de 45-reeks worden gehard om via ACE-interfaces verbinding te maken met de geïntegreerde FPGA, die klaar is voor aangepaste uitbreidingen na het silicium.

COPILOT kan klokdomeinoverschrijdende logica genereren voor het geharde deel van de chip. De embedded FPGA-architectuur maakt het mogelijk om aangepaste instructies te wijzigen voor elk doel, zoals het oplossen van ontwerpproblemen of het toevoegen van meer innovatieve instructies.