Lattice Semiconductor kondigt de Lattice MachXO5To?-NX familie van geavanceerde systeemcontrole FPGA's aan, ontworpen om de uitdagingen van klanten met betrekking tot de groeiende complexiteit van het systeembeheerontwerp aan te pakken. De nieuwste low power FPGA's gebaseerd op het Lattice Nexuso? platform, MachXO5T-NX FPGA's zijn voorzien van geavanceerde connectiviteit met PCIe®?, meer logica en geheugenbronnen, en verbeterde beveiliging.

In combinatie met toonaangevende energie-efficiëntie, afmetingen en betrouwbaarheid, brengen deze nieuwe low power FPGA's Lattice's langdurige leiderschap in control FPGA's naar een bredere set van control functie ontwerpen en toepassingen voor enterprise networking, machine vision en industriële IoT. Belangrijke kenmerken en prestatie-highlights van de nieuwe Lattice MachXO 5T-NX FPG zoals: Control FPGA's met PCIe; Met geharde PCIe Gen 2 interfaces tussen de host processor en de control FPGA. Meer logica en geheugenbronnen; tot 3,4X meer ingebouwd geheugen (7,2 Mb) dan concurrerende FPGA's van een vergelijkbare klasse, waardoor de behoefte aan extern geheugen wordt geminimaliseerd; tot 100X meer speciaal flashgeheugen voor de gebruiker (57 Mb) dan concurrerende FPGA's van een vergelijkbare klasse om missiekritische gegevens en parameters op te slaan; tot 100X lagere soft error rate dan concurrerende FPGA's van een vergelijkbare klasse, waardoor de betrouwbaarheid van het systeem voor veiligheidskritische toepassingen wordt verbeterd; robuuste programmeerbare I/O; biedt een oplossing voor de uitdagingen van moderne CPU's en SoC's die niet over de robuuste 3. V I/O-signalering beschikken die nodig is voor de ondersteuning van de I/O-signalering.3 V I/O-signaalondersteuning die nodig is om met veel andere apparaten in het systeem te communiceren; maximaal 291 I/O's voor algemene doeleinden met ondersteuning van vroege I/O-configuratie en extra functies zoals 1,25 Gbps SGMII, standaard pull-down, hot socketing en programmeerbare slew rate voor vereenvoudigd kaartontwerp; toonaangevende beveiliging; on-chip multi-boot met bitstreamcodering (AES256) en authenticatie (ECC256).

Run-time beveiligingsmogelijkheden die momenteel niet beschikbaar zijn in concurrerende FPGA's van een vergelijkbare klasse.