Rambus Inc. heeft de beschikbaarheid aangekondigd van zijn PCI Express® (PCIe®) 6.0 Interface Subsystem dat bestaat uit PHY en controller IP. De Rambus PCIe Express 6.0 PHY ondersteunt ook de laatste versie van de Compute Express Link (CXL) specificatie, versie 3.0. Het Rambus PCIe 6.0 Interface Subsystem levert datasnelheden tot 64 Gigatransfers per seconde (GT/s) en is volledig geoptimaliseerd om te voldoen aan de behoeften van geavanceerde heterogene computerarchitecturen. Binnen het subsysteem beschikt de PCIe-controller over een Integrity and Data Encryption (IDE)-engine voor de bescherming van de PCIe-links en de waardevolle gegevens die erover worden overgedragen.
Aan de PHY-zijde is volledige ondersteuning voor CXL 3.0 beschikbaar om oplossingen op chipniveau mogelijk te maken voor cache-coherente geheugendeling, uitbreiding en pooling. De belangrijkste kenmerken van het Rambus PCIe 6.0 Interface Subsystem zijn: Ondersteunt PCIe 6.0 specificatie inclusief 64 GT/s datasnelheid en PAM4 signalering. Implementeert Forward Error Correction (FEC) met lage latentie voor robuuste verbindingen.
Ondersteunt FLIT's van vaste grootte die een hoge bandbreedte-efficiëntie mogelijk maken. Achterwaarts compatibel met PCIe 5.0, 4.0 en 3.0/3.1. Geavanceerde beveiliging met een IDE-engine (controller). Ondersteunt CXL 3.0 voor nieuwe gebruiksmodellen die geheugenbronnen (PHY) optimaliseren.