Synopsys, Inc. kondigt aan dat de analoge ontwerpmigratiestroom mogelijk is voor de geavanceerde procestechnologieën van TSMC, waaronder N4P, N3E en N2. De analoge ontwerpmigratiestroom, onderdeel van de Synopsys Custom Design Family, omvat een op machine learning gebaseerde schematische en template-gebaseerde layoutmigratieoplossing om de totale analoge ontwerpmigratietaken te versnellen. Als onderdeel van de oplossing voor ontwerpmigratie helpt de geïntegreerde parasietbewuste, AI-gestuurde optimalisatietechnologie de handmatige en iteratieve inspanning te overwinnen die gewoonlijk nodig is om analoge ontwerpen af te stemmen om aan alle specificaties te voldoen.

Met behulp van de flow kunnen engineers hun ontwerp optimaliseren in het nieuwe technologienode terwijl ze weken aan engineeringstijd en -inspanning besparen. Afgelopen herfst werd Synopsys erkend als TSMC OIP Partner van het Jaar; een van de prestaties die werd benadrukt, was de gecertificeerde Synopsys Custom Design Family, die op machine learning gebaseerde schematische en op sjablonen gebaseerde lay-outmigratiemogelijkheden biedt voor efficiënt hergebruik van bestaande IP bij het migreren van analoge ontwerpen naar geavanceerde TSMC-knooppunten. De belangrijkste onderdelen van de analoge ontwerpmigratie zijn Synopsys Custom Compiler ontwerp- en lay-outoplossing, Synopsys PrimeWave?

ontwerpomgeving, en Synopsys PrimeSim? circuit simulatie oplossing, die ingeschakeld zijn voor alle TSMC geavanceerde FinFET technologieën en een prestatievoordeel leveren in SPICE, FastSPICE, en mixed-signal simulatie. Met de beschikbaarheid van interoperabele procesontwerpkits (iPDK's) die zijn afgestemd op de N4P-, N3E- en N2-processen van TSMC, kunnen analoge ontwerpteams eerder met hun projecten beginnen en zeer productief zijn.

Wederzijdse klanten die de iPDK's gebruiken, kunnen de best-in-class tool in hun flows gebruiken, de ontwikkelingsstroom vereenvoudigen en de doorlooptijd verkorten. Daarnaast is er nu een open RFIC-referentieflow voor het TSMC N4P RF FinFET-proces, ontwikkeld in samenwerking met Ansys en Keysight, beschikbaar voor klanten van TSMC om RF-ontwerpen te versnellen. De open RF-ontwerpflow stelt RF SoC-ontwerpingenieurs in staat om te voldoen aan de vereisten voor prestaties, stroomefficiëntie en time-to-market.

Beschikbaarheid: De Synopsys analoge ontwerpmigratieoplossing en Synopsys RF ontwerpoplossingen zijn nu beschikbaar voor de geavanceerde processen van TSMC.