Renesas Electronics Corporation heeft aangekondigd dat het circuittechnologieën heeft ontwikkeld voor een ingebedde testchip voor magnetoresistief willekeurig toegankelijk spinoverdrachtkoppelgeheugen (STT-MRAM, hierna MRAM genoemd) met snelle lees- en schrijfbewerkingen. De microcontroller unit (MCU) testchip is vervaardigd met behulp van een 22-nm proces en bevat een ingebed MRAM geheugencelarray van 10,8 megabit (Mbit). Deze bereikt een random leestoegangsfrequentie van meer dan 200 MHz en een schrijfdoorvoer van 10,4 megabytes per seconde (MB/s).

Naarmate IoT- en AI-technologieën zich blijven ontwikkelen, wordt van MCU's in eindpuntapparaten verwacht dat ze betere prestaties dan ooit leveren. De CPU-klokfrequenties van hoogwaardige MCU's lopen in de honderden MHz, dus om betere prestaties te bereiken, moeten de leessnelheden van ingebedde niet-vluchtige geheugens worden verhoogd om het gat tussen hen en de CPU-klokfrequenties te minimaliseren. MRAM heeft een kleinere leesmarge dan het flashgeheugen dat in conventionele MCU's wordt gebruikt, waardoor lezen op hoge snelheid moeilijker wordt.

Aan de andere kant is MRAM voor schrijfprestaties sneller dan flashgeheugen, omdat er geen wisbewerking nodig is voordat er schrijfbewerkingen kunnen worden uitgevoerd. Het verkorten van de schrijftijden is echter niet alleen wenselijk voor dagelijks gebruik, maar ook voor het verlagen van de kosten voor het schrijven van testpatronen in testprocessen en het schrijven van controlecodes door fabrikanten van eindproducten. Het lezen van MRAM wordt over het algemeen uitgevoerd door een verschilversterker (sense amplifier) om te bepalen welke geheugencelstroom of referentiestroom groter is.

Omdat het verschil in geheugencelstromen tussen de 0- en de 1-status (het leesvenster) bij MRAM echter kleiner is dan bij flashgeheugen, moet de referentiestroom precies in het midden van het leesvenster worden geplaatst om sneller te kunnen lezen. De nieuw ontwikkelde technologie introduceert twee mechanismen. Het eerste mechanisme lijnt de referentiestroom in het midden van het venster uit volgens de werkelijke stroomverdeling van de geheugencellen voor elke chip, gemeten tijdens het testproces. Het andere mechanisme vermindert de offset van de sense versterker.

Met deze aanpassingen wordt een hogere leessnelheid bereikt. Bovendien is er in conventionele configuraties een grote parasitaire capaciteit in de circuits die gebruikt worden om de spanning van de bitlijn te regelen, zodat deze niet te hoog oploopt tijdens het lezen. Dit vertraagt het leesproces, dus wordt in dit circuit een Cascode-verbindingsschema (noot 1) geïntroduceerd om de parasitaire capaciteit te verminderen en het lezen te versnellen.

Dankzij deze vooruitgang kan Renesas 's werelds snelste random leestoegangstijd van 4,2 ns bereiken. Zelfs als rekening wordt gehouden met de setup-tijd van het interfacecircuit dat de MRAM-uitvoergegevens ontvangt, kan het bedrijf de random-leesbewerking realiseren bij frequenties van meer dan 200 MHz.