Cadence Design Systems, Inc. heeft met TSMC samengewerkt om een node-to-node ontwerpmigratiestroom te ontwikkelen op basis van het Cadence® Virtuoso®-ontwerpplatform voor aangepaste/analoge IC-blokken die gebruikmaken van de geavanceerde procestechnologieën van TSMC. De R&D-teams van Cadence en TSMC hebben samengewerkt om ervoor te zorgen dat de Virtuoso Schematic Editor en Layout Editor automatisch een bronontwerp op TSMC N5- en N4-procestechnologieën migreren naar een nieuw ontwerp op TSMC N3E-procestechnologieën. Vroege proeven met analoge ontwerp-IP's van de nieuwe migratiestroom toonden aan dat de ontwerptijd voor veel voorkomende analoge blokken meer dan 2,5X sneller was in vergelijking met handmatige migratie.

De Virtuoso Application Library Environment schemamigratieoplossing, die is geïntegreerd in het Virtuoso ontwerpplatform, migreert automatisch de cellen, parameters, pinnen en bedrading van een bronschema van het ene procesknooppunt naar een andere technologie. Het doelschema wordt vervolgens getuned en geoptimaliseerd met behulp van de Virtuoso ADE Product Suite's simulatieomgeving en circuit optimalisatie technologie om te controleren of het nieuwe schema voldoet aan alle noodzakelijke meetdoelen. De Virtuoso Layout Suite ondersteunt het hergebruik van bestaande lay-outs op een bepaalde procestechnologie om snel een gemigreerde lay-out opnieuw te maken op een nieuwe procestechnologie, met behulp van aangepaste plaats- en routeautomatisering.

Dankzij Virtuoso Layout Suite templates, TSMC's analog-mapping technologie en de routing technologie in het Virtuoso design platform, kunnen ontwerpers automatisch groepen apparaten in een bestaande layout herkennen en extraheren en templates toepassen op soortgelijke groepen in de nieuwe layout. Het Cadence Virtuoso ontwerpplatform ondersteunt de Cadence Intelligent System Designo strategie, waardoor system-on-chip (SoC) uitmuntend kan worden ontworpen.